FPGA工程师初级课程
Verilog HDL基本结构、数据类型、赋值语句及块语句等;
Verilog HDL实现组合逻辑电路;
Verilog HDL实现时序逻辑电路;
Verilog HDL设计技巧;
Testbench文件编写;
1v1
提问
讨论
FPGA工程师初级课程
Verilog HDL基本结构、数据类型、赋值语句及块语句等;
Verilog HDL实现组合逻辑电路;
Verilog HDL实现时序逻辑电路;
Verilog HDL设计技巧;
Testbench文件编写;
1、电脑:访问腾讯课堂官网 ke.qq.com 查看我的课表或下载win/mac客户端听课
2、手机/平板:下载腾讯课堂APP, 进入学习页面听课