课程分类

课程介绍
课程目录
用户评论
课程介绍
课程目录
用户评论

你将获得

  • 掌握某些知识点
  • 学会某些技巧(或思路)

教学服务

  • icon

    1v1专属答疑服务

  • icon

    BAT专家面试辅导

讲师介绍

  • 15年IC设计从业经验;3年设计培训/教学经验;主要从事视频处理相关IP的设计实现(H.264/H.265等编解码器设计);神经网络CNN加速器设计;从工程实践讲解数字前端设计;实践与原理并重;

  • 课程详情



    腾讯课堂金牌机构:


    IC设计在国内蓬勃发展,上市公司越来越多,IC创业公司也每年新增超千家,多所高校新设IC设计相关专业,对这个行业感兴趣的同学也越来越多。对于新人,需要进入IC设计,在IC设计行业立足,需要掌握哪些知识与技能呢?SiliconThink的资深工程师争取在这个公开课给小伙伴们一个概览,主要内容如下:

    1:数字IC/FPGA设计知识技能需求;
    2:数字IC/FPGA设计学习路径;
    3:IC设计公司职位与职业发展;


    ----------------------------------------------------------------------------------------------------------------------------------------------------------
    SiliconThink精品课程:
    点拨:数字IC/数字电路/FPGA设计_从入门到精通_合集:https://ke.qq.com/course/3133628?tuin=64ce5e2a (用三天的薪水,掌握40万年薪工作的必备技能);
              On-Chip-Bus精讲: https://ke.qq.com/course/3293846?tuin=64ce5e2a

    学习问题交流:QQ 2群:790138702(免费加入);

    --------------------------------------------------------------------------------------------------------------------------------------------------------
    2021年秋招,部分学员offer show

            
    购课后,自动加QQ学员专群,每天有资深工程师在群里跟学员讨论交流学习问题。

    课程咨询:
    请联系:info@siliconthink.cn 。

    学员评价:
      
    --------------------------------------------------------------------------------------------------------------------------------------------------------
    培训内容
     
    第一部分:数字电路原理
    CMOS  晶体管原理:
    内容:PMOS/NMOS开关模型;Cell的delay/transition;Cell library的PVT corner。
    目的:明白cell为什么会有delay,由哪些因素决定;STA/post sim为什么要跑多个corner;开始培养Think in Hardware。

    基本电路单元原理:
    内容:底层NAND/OR 等cell功能与PMOS/NMOS连接关系;DFF的setup/hold time深入理解分析(can setup time be negative value? can hold time be negative value? can setup time + hold time be negative value?)。
    目的:理解基本组合逻辑单元的工作原理和power消耗的来源;深入理解什么是setup/hold,为后续DC/STA/Timing constraint做准备。

    常用组合逻辑电路结构:
    内容:MUX;加/减法器(ripple adder/carry select adder/carry look ahead adder/BK tree adder);乘法器(Booth encoding, CSA tree);除法器。
    目的:开始预估RTL coding后的实际电路结构,对电路DC综合后的delay能较准确的预估;开始理解performance、area、power之间的trade off。
     
    SRAM  结构与控制:
    内容:SRAM IO与读写控制;SRAM read delay与DFF Ck->Q delay的差异。
    目的:熟悉SRAM的读写操作;理解为啥SRAM dout建议先加DFF再接入组合逻辑。
     
    第二部分:可综合Verilog数字电路设计基础
    内容:数字前端设计流程与工具介绍;可综合Verilog语法梳理;Verilog组合逻辑设计(MUX;译码器;加/减法器;乘法器;除法器);时序逻辑设计;FSM设计;generate使用;参数化IP设计介绍;基于Verilog的TestPattern编写。
    目的:进一步培训Think in Hardware,明白verilog code与HW底层结构的对应关系。

    第三部分:你的第一个数字IP设计
    内容:z-scan order(H.265中,一个CTU内部给CU的处理顺序控制)。
    目的:熟悉一个数字模块的设计与功能仿真,培养Think in HW。

    第四部分:数字电路仿真工具介绍
    内容:Modelsim仿真工具使用介绍;VCS仿真工具使用介绍;Debussy/Verdi调试工具介绍;nLint代码检查工具介绍。
    目的:熟悉RTL仿真、调试EDA工具的使用。

    第五部分:IP设计范例
    内容:Cycle级pipeline设计实例:BIN2BCD设计,SAD_Cal设计,Arbiter设计,data sorting(采用脉动(systolic)结构)。
    目的:根据实际题目,做设计架构,RTL编码、仿真、debug。进一步理解HW处理与SW处理的差异;培养先有电路结构("思想"),再用Verilog语言描述电路("思想")的硬件设计思维(Think in Hardware)。
    注意:各IP模块可以在自己的PC上用Modelsim_10.4C仿真观看波形;IP RTL/Pattern源代码在远程server中,可以登陆阅读,但禁止任何形式的复制,也禁止用作它用
     
    第六部分:跨时钟域电路设计
    内容:跨时钟域电路原理;基本同步电路结构;异步FIFO设计与分析。
    目的:掌握跨时钟域时的电路现象与处理方式。

    第七部分:跨时钟域电路设计实例
    内容:多bit双向handshake同步电路设计实例;async fifo设计实例。
    目的:通过设计实例,深入理解跨时钟域的理论知识,并结合实际正确完成跨时钟域处理。
     
    第八部分:STA与DC综合
    内容:STA 原理与Timing constraint的类型;clock属性介绍(clk tree,jitter,skew,duty cycle,transition,latency);认识cell library;理解DC/PT中cell delay的计算方法;DC综合实例讲解(含综合script)。
    目的:深入理解STA分析的原理与每条SDC constraint对应的物理意义;理解DC综合中每条指令的含义与作用。
     
    第九部分:数字IC/FPGA设计架构课:On-Chip-Bus精讲
    内容:DDR行为介绍(R/W的active/precharge, bank interleave);Cache行为介绍(write through/write back/RW allocate;On-Chip总线数据传输原理;APB总线介绍;AHB总线介绍;AXI总线介绍;AHB/AXI总线对比;Bus-Arbiter/Bus-Matrix/Bus-NOC介绍;AXI总线效率提升;其它片上总线。
    目的:理解一个SOC中数据传输的方式;对APB/AHB/AXI协议有深入理解(AHB中hready的用法;AXI中 command outstanding, data out-of-order等);深入理解如何分析、提高bus的效率;如何平衡efficiency与latency。

    第十部分:On-Chip-Bus设计实例
    内容:APB接口的SRAM controller设计;AHB接口的SRAM controller设计(支持所有burst type)。
    目的:掌握如何把APB/AHB协议转化为一个数字IP,帮助理解APB/AHB协议。

    第十一部分:Gate-Sim
    内容:GSIM 概念;SDF文件介绍;GSIM输入文件;Pre-GSIM/Post-GSIM实例与注意事项;Disable Some Timing Check in Post-GSIM。
    目的:掌握Gate-SIM的方法与注意事项;跨时钟域部分在Post-GSIM时的处理方法。

    第十二部分:Spyglass & Formality使用
    内容:LEC原理与Formality使用;Spyglass使用(Lint & CDC)。
    目的:掌握Spyglass & Formality EDA tool的使用方法。

    第十三部分:FPGA设计基础
    内容:FPGA底层结构(LUT/DFF/Latch/SRAM/DSP/PLL/Serdes/IO);clock tree in FPGA (compare with ASIC); FPGA可综合的特殊语法(SRAM/ROM);FPGA 设计示例 (vivado tool使用介绍);ASIC prototype on FPGA;FPGA Trend 。
    目的:理解FPGA器件底层原理;了解FPGA设计的基本方法。

    第十四部分:课程设计
    内容:SHA-1哈希算法的高效实现;AXI接口的Central DMA controller设计;
    目的:综合运用课程讲授的知识,独立完成一个有实用价值的、较大规模数字IP的设计;增加实际项目开发经验。

    第十五部分:数字IC前端设计展望与致谢
    内容:HLS介绍;致谢。
    目的:了解未来数字IC前端设计的发展方向。

    --------------------------------------------------------------------------------------------------------------------------------------------------------

    讲师简介:

    sky:2006年成都电子科技大学毕业;数字电路前端设计从业14年;前Verisilicon Senior Staff Engineer;主要做视频IP设计(H.264/H.265编解码器设计,JPEG编解码器设计),神经网络CNN加速器IP设计。参与7颗ASIC/SOC芯片的开发(量产3颗)。目前3篇国家发明专利实审中。