Vivado 开发Soc FPGA入门到实战录播课-V3学院
  1. Vivado HLS 基本应用

    1. 录播
      Vivado HLS 基本应用
      132分钟
  2. Vivado HLS 生成IP核在Vivado中调用

    1. 录播
      Vivado HLS 生成IP核在Vivado中调用
      75分钟
  3. Vivdado HLS 实现图像灰度变换算法模块-1

    1. 录播
      Vivdado HLS 实现图像灰度变换算法模块-1
      74分钟
  4. Vivdado HLS 实现图像灰度变换算法模块-2

    1. 录播
      Vivdado HLS 实现图像灰度变换算法模块-2
      78分钟
  5. Vivado HLS 实现图Sobel边缘检测

    1. 录播
      Vivado HLS实现Sobel设计
      77分钟
  6. Vivado AXI总线协议-1

    1. 录播
      Vivado AXI总线协议-1
      69分钟
  7. Vivado AXI总线协议-2

    1. 录播
      Vivado AXI总线协议-2
      93分钟
  8. Vivado AXI总线协议-3

    1. 录播
      Vivado AXI总线协议-3
      68分钟
  9. Vivado 摄像头I2C转AXI-lite 1

    1. 录播
      Vivado 摄像头I2C转AXI-lite 1
      89分钟
  10. Vivado 摄像头I2C转AXI-lite 2

    1. 录播
      Vivado 摄像头I2C转AXI-lite 2
      79分钟
  11. Vivado 摄像头I2C转AXI-lite 3

    1. 录播
      Vivado 摄像头I2C转AXI-lite 3
      91分钟
  12. Vivado 摄像头I2C转AXI-lite 4

    1. 录播
      Vivado 摄像头I2C转AXI-lite 4
      68分钟
  13. Vivado 摄像头I2C转AXI-lite 5

    1. 录播
      Vivado 摄像头I2C转AXI-lite 5
      80分钟
  14. Vivado 摄像头I2C转AXI-lite 6

    1. 录播
      Vivado 摄像头I2C转AXI-lite 6上
      77分钟

对课程感兴趣?

点击报名,听课时长可兑换余额哦~

Vivado 开发Soc FPGA入门到实战录播课-V3学院免费

最近在学 16 累计报名 2618 好评度 83%
咨询老师

课程概述

目录

评论

简  介 V3学院强势推出Soc FPGA 入门到实战课程,相比之前的FPGA入门到实战课程,此课程会有配套开发板进行实验演示,并且每个代码和视频将开放给每一位同学。
2017年10月21号《FPGA就业班》开课地点 上海 招生中欢迎报名!
2018年1月6号《FPGA就业班》开课地点 上海 北京 招生中欢迎报名!
2018年3月31号 寒假短期班 开课地点上海 北京 招生中欢迎报名!

-咨询电话: 15921999232 021-67881617

更多 课程请关注公众号 威三教育


本培训课程主要讲授GTP&PCIE开发环境的设计流程,包括如何有效利用板卡和配套的上位机软件快速的建立工程。另外,课程也以实际工程为例,在硬件平台上运行的完整设计流程,并配有相应的参考设计和案例演示。
近期开课时间和地点:
- 2017年6月3-4日– 上海 / Xilinx 上海培训教室
- 课程费用: 每人4个TCs 或 ¥2400.00 
- 特别优惠:
1. 前5名报名者可享受每人1999元的优惠价
2. 同一公司2人参加,可享受第2人1999元的优惠
课程背景
PCIE&GTP是高速数据采集的关键技术应用,目前在大数据分析加速,云端数据中心,视频采集等领域广泛应用

上海培训学院新加入《红外成像传感器矫正以红外图像增强》新课!
咨询的同学点击右侧老师的qq进行咨询!获取课程大纲等资料!
或者微信咨询15921999232
获得技能 1、掌握Vivado & vivado hls &  SDK 软件的应用
2、掌握Zynq 系列Soc 芯片的应用
3、掌握opencv 在zynq 系列芯片的使用
4、掌握移植linux 到zynq 平台
课程大纲 第一阶段
Vivado hls 开发算法IP,封装为私有IP用于Vivado 开发的模块集成。
第二阶段
Vivado PL和PS端的设计方法;
Vivado 端设计接口逻辑并调用HLS的算法模块实现集成设计;
Vivado PL端访问PS端的DDR3存储器并应用到PL端图像采集PS端对一帧图像进行处理。
第三阶段
Vivado PL端时序约束分析实战;
Vivado 中PL端资源优化以及PS和PL的功能划分。
第四阶段
正在更新.....
第五阶段
正在更新.....
基本实验 此课程将有配套SOC开发板,请大家关注与支持。

* 课程提供者:威视锐学院

老师还为你推荐了以下几门课程