Vivado HLS 基本应用

Vivado HLS 生成IP核在Vivado中调用

V3学院强势推出Soc FPGA 入门到实战课程，相比之前的FPGA入门到实战课程，此课程会有配套开发板进行实验演示，并且每个代码和视频将开放给每一位同学。

获得技能	1、掌握Vivado & vivado hls & SDK 软件的应用 2、掌握Zynq 系列Soc 芯片的应用 3、掌握opencv 在zynq 系列芯片的使用 4、掌握移植linux 到zynq 平台
课程大纲	第一阶段
	Vivado hls 开发算法IP，封装为私有IP用于Vivado 开发的模块集成。
	第二阶段
	Vivado PL和PS端的设计方法； Vivado 端设计接口逻辑并调用HLS的算法模块实现集成设计； Vivado PL端访问PS端的DDR3存储器并应用到PL端图像采集PS端对一帧图像进行处理。
	第三阶段
	Vivado PL端时序约束分析实战； Vivado 中PL端资源优化以及PS和PL的功能划分。
	第四阶段
	正在更新.....
	第五阶段
	正在更新.....
基本实验	此课程将有配套SOC开发板，请大家关注与支持。