使用Verilog编写testbench-基础篇
  1. 前言与大纲

    1. 录播
      前言与大纲
      1分钟
  2. testbench概述

    1. 录播
      testbench概述
      2分钟
  3. 如何构建testbench

    1. 录播
      如果构建激励和testbench
      8分钟
    2. 录播
      如何检查结果
      3分钟
  4. 感谢

    1. 录播
      感谢
      1分钟

对课程感兴趣?

点击报名,听课时长可兑换余额哦~

使用Verilog编写testbench-基础篇免费

最近在学 32 累计报名 108 好评度 100%
咨询老师

课程概述

目录

评论

老师介绍

  • goodman2046

    goodman2046

    高级数字IC设计工程师,在全球top10的IC公司工作NNN年+,具有丰富的数字IC设计经验
简  介 主要内容是讲解如何使用Verilog编写testbench。
主要内容是讲解如何使用Verilog编写testbench。

* 课程提供者:goodman2046

老师还为你推荐了以下几门课程