数字IP_FPGA设计实战

2人 购买 好评度 -
用手机看

扫一扫继续用手机看

  • 微信扫码

  • QQ扫码

下载手机APP
收藏
  • 2021-01期 小班
更多班级

2021-01期 小班

支持随到随学,22年03月过期 剩余10

¥0622.22

本班因教学质量问题暂时不能报名。 查看详情

课程因违反平台规定暂时不能报名。

立即购买

课程概述

目录

往期学员作业()

评论

老师介绍

  • 杨宇翔

    杨宇翔

    15年IC设计从业经验;主要从事视频处理相关IP的设计实现(H.264/H.265等编解码器设计);神经网络CNN加速器设计;从工程实践讲解数字前端设计;实践与原理并重;
简  介 参与一个视频编解码项目的数字IP设计与FPGA开发。
项目功能介绍
还在玩:流水灯,UART/IIC,按键检测,... ,来看看百万级(价值,gate count)的实战项目:实时图像传输系统。含2块FPGA子板。
通过参与一个真实的、复杂的视频处理项目(实时图像传输系统)的开发,让学员亲自参与到一个复杂数字系统的IP设计,含IP specification定义,IP架构设计,IP RTL仿真,IP系统集成与FPGA验证、调试。最终,学员能看到FPGA电运行后的实际demo效果。
自己的代码跑起来啦  ^_^

培训使用的FPGA开发板(2块):
编码板:HDMI输入720P60的视频 --> 图像采集,存入DDR --> H.264视频编码 --> H.264码流传输(并行数据,handshake接口);
解码板:码流handshake接收与DDR buffer --> H.264视频解码 --> HDMI输出720P60;



培训课题设计
1:SiliconThink提供整套FPGA开发板;原始的vivado设计工程(demo可以跑起来);
2:学员根据自身能力与兴趣,自行决定自己需要设计哪个(或多个)IP block;然后自己进行IP功能定义,RTL设计与仿真,系统集成,FPGA验证、调试;
3:如果学员能力强,可以在编码板的HDMI图像采集部分加入图像滤波功能(高斯/guided filter);

注:SiliconThink在vivado设计工程中提交给学员的以上IP block,是经过综合后的DCP网表(并且带有运行时间限制,约10分钟),可以集成,但不能商用。对应IP block(不含H.264编解码部分)的参考设计在远程Linux服务器中,学员可以登陆阅读 但是不能拷贝RTL源码。

技术支持与指导
1:QQ群:学员加入数字前端技术交流QQ群(877205676),技术问题请在QQ群内提问。由SiliconThink的专业工程师提供问题解答或技术指导(不一定直接给出答案,但是能给出思路与方法,需要学员自行解决问题)。也鼓励、欢迎学员间在QQ群内相互学习,相互解决问题。
2:学员自己设计的IP block,如学员自己觉得必要,可以通过E-mail提交给SiliconThink(siliconthink@126.com),由SiliconThink的工程师进行浏览并给出设计的修改意见(如有)。

注:学员通过任何方式提交IP block给SiliconThink后,允许SiliconThink利用此设计在后续培训中作为范例使用。比如:作为reference design,设计对比分析的例子。但是SiliconThink不能用作别的商业用途。如果学员不愿意,请不要提交IP design给SiliconThink。

板子调试的支持
1:SiliconThink提供文档,录像与技术支持;学员自己学习与努力,掌握FPGA debug的基本方法;
2:学员到SiliconThink指定的地方(珠海市,香洲区),由SiliconThink提供现场技术支持;
注:
a): 如需SiliconThink提供现场技术支持,学员必须先提交完整的IP设计开发源码,学员自己的FPGA vivado工程给SiliconThink;
b): 学员的路费,食宿费用需要自理;
c): 现场技术支持费用,由双方先行协商;

主要节点
1 :学员自学阶段:SiliconThink先通过腾讯课堂下载/学习FPGA设计的相关文档(FPGA设计通用文档),视频;学员学习掌握后,通过E-mail告知SiliconThink:项目培训可以开始;
2 :IP开发阶段:SiliconThink发送完整的FPGA demo与相关设计文档给学员,学员自己选定IP block,并进行设计开发(含规格定义,RTL架构,RTL编码与仿真,系统集成,vivado综合与实现,跑出FPGA bit);
3 :FPGA测试调试阶段:SiliconThink寄送FPGA开发板给学员,由学员调试、验证;
4 :FPGA现场技术支持:学员到珠海,SiliconThink提供现场技术支持,直到问题解决;

主要节点周期
1:  学员自学阶段:无时间限制;
2:  IP 开发阶段:最长8周;
3:  FPGA 测试调试阶段:最长6周;
4:  FPGA 现场技术支持:无时间限制,直至问题解决;

建议先修课程
1: 《数字IC/FPGA设计入门》系列课:
      自学版: https://ke.qq.com/course/3133628%3Ftuin%3D64ce5e2a
      现场版: https://ke.qq.com/course/3100806%3Ftuin%3D64ce5e2a
2: 《On-Chip-Bus 精讲》: https://ke.qq.com/course/2900266%3Ftuin%3D64ce5e2a
3: 《数字IP设计实例_A》: https://ke.qq.com/course/3132227?tuin=64ce5e2a
 
FPGA开发板与demo效果


完整demo下载链接:


-----------------------------------------------------------------------------------------------------------------------------------------
讲师介绍
sky:2006年电子科大毕业;前Verisilicon Senior Staff Engineer;数字电路前端设计从业14年;主要做视频IP设计(H.264/H.265编解码器设计,JPEG编解码器设计),CNN加速器IP设计。参与7颗ASIC/SOC芯片设计(量产3颗)。目前申请了3篇国家发明专利。
 

资料下载报名后支持下载

* 课程提供者:sky