FPGA设计入门

4人 购买 好评度 100%
用手机看

扫一扫继续用手机看

  • 微信扫码

  • QQ扫码

下载手机APP
收藏
  • FPGA设计入门
更多班级

FPGA设计入门

支持随到随学,24年06月过期

¥316.22

本班因教学质量问题暂时不能报名。 查看详情

课程因违反平台规定暂时不能报名。

立即购买

课程概述

目录

往期学员作业()

评论

老师介绍

  • 杨宇翔

    杨宇翔

    15年IC设计从业经验;主要从事视频处理相关IP的设计实现(H.264/H.265等编解码器设计);神经网络CNN加速器设计;从工程实践讲解数字前端设计;实践与原理并重;
简  介 FPGA设计入门,目录如下: 1. FPGA底层结构(LUT/DFF/Latch/SRAM/DSP/PLL/IO) 2. clock tree in FPGA (compare with ASIC) 3. FPGA中SRAM/ROM使用 4. FPGA Implementation:constraint (timing and FPGA special)/synthesis/place&route/result check/timing constraint correction 5. ASIC prototype on FPGA 6. FPGA Trend
Our goal: help making good designs, not just find a job ...

----------------------------------------------------------------------------------------------------------------------------------------------------------
培训目标:

通过数字IC前端/FPGA设计所需专业知识的系统讲解、分析,培养学员的数字IC前端/FPGA设计能力(设计需求分析,HW架构设计,数字IP的功能设计与验证,系统整合与debug),遇到问题的分析思维,解决问题优化系统的能力。

授课理念:
Verilog只是语言,表达的是“思想”(硬件俗称Architecture)。
就像你懂汉语,但是你能写出李白/杜莆那种激情豪迈的诗吗,能写出朱自清的《背影》吗,或是能做个文章在报刊杂志发表吗?
IC设计也是一样。
但是语言能教,思想很难教授。但是可以带你领略,带你欣赏。下面的课,就是以此为目标:带你领略数字IC前端设计的风景。

----------------------------------------------------------------------------------------------------------------------------------------------------------
课程目录:
  1. FPGA底层结构(LUT/DFF/Latch/SRAM/DSP/PLL/Serdes/IO)
  2. clock tree in FPGA (compare with ASIC)
  3. FPGA可综合的特殊语法(SRAM/ROM)
  4. FPGA Implementation (vivado for example)
    1. constraint (timing and FPGA special)
    2. synthesis
    3. place&route
    4. result check
    5. timing constraint correction
  5. ASIC prototype on FPGA
    1. Clock gating convert
    2. Clock tree convert and balance
    3. SRAM convert
    4. Hihg-Speed IO interface convert (DDR/USB/PCIE)
  6. FPGA Vendors
  7. FPGA Trend (Hardblock+Programing Array, ACAP, HLS)

建议先修课程:
1:《数字IC/FPGA设计入门》系列课:
    自学版: https://ke.qq.com/course/3133628%3Ftuin%3D64ce5e2a
    现场版: https://ke.qq.com/course/3100806%3Ftuin%3D64ce5e2a
2: 《On-Chip-Bus 精讲》: https://ke.qq.com/course/2900266%3Ftuin%3D64ce5e2a

建议后续课程:
自学:看知乎的 “常识”页面,进QQ群,可以查阅;
模仿:数字IP设计实例_A:  https://ke.qq.com/course/3132227%3Ftuin%3D64ce5e2a
实战:RTL_FPGA设计实战: https://ke.qq.com/course/3292002?tuin=64ce5e2a
支持:QQ群:877205676(免费加入);

课程咨询
请联系:siliconthink@126.com 。

----------------------------------------------------------------------------------------------------------------------------------------------------------
讲师简介:

sky:2006年成都电子科技大学毕业;数字电路前端设计从业14年;前Verisilicon Senior Staff Engineer;主要做视频IP设计(H.264/H.265编解码器设计,JPEG编解码器设计),神经网络CNN加速器IP设计。参与7颗ASIC/SOC芯片的开发(量产3颗)。目前申请了3篇国家发明专利。
 

* 课程提供者:sky