讲解一个SOC系统中总线互连的基本结构；总线的带宽、利用率分析；总线瓶颈分析；总线利用率、带宽的提升。从系统高度理解一个SOC的结构与工作方式。

On-Chip-Bus精讲，目录如下：
1：DDR行为介绍：R/W的active/precharge, bank interlave
2：Cache行为介绍：write through/write back/RW allocate
3：On-Chip总线数据传输原理
4：APB总线介绍
5：AHB总线介绍
6：AXI总线介绍
7：AHB/AXI总线对比
8：Bus-Arbiter/Bus-Matrix/Bus-NOC介绍
9：AXI总线效率提升
10：其它片上总线

深入理解AHB中hready的用法；AXI中 command outstanding, data out-of-order等。
从DDR/Cache的行为开始深入理解如何提高bus的效率；如何平衡efficiency与latency。


建议后续课程：
自学：看知乎的 “常识”页面，进QQ群，可以查阅；
点拨：数字IC/FPGA设计入门: https://ke.qq.com/course/3133628?tuin=64ce5e2a ;
模仿：数字IP设计实例_A：     https://ke.qq.com/course/3132227%3Ftuin%3D64ce5e2a；
          数字IP设计实例_B  :      https://ke.qq.com/course/3200590?tuin=64ce5e2a ;
实战：RTL_FPGA设计实战：   https://ke.qq.com/course/3292002?tuin=64ce5e2a；
支持：QQ群：877205676（免费加入）；

课程咨询：
请联系：info@siliconthink.cn 。

学员评价：


线下实况：


----------------------------------------------------------------------------------------------------------------------------------------------------------
讲师简介：
sky：2006年成都电子科技大学毕业；数字电路前端设计从业14年；前Verisilicon Senior Staff Engineer；主要做视频IP设计（H.264/H.265编解码器设计，JPEG编解码器设计），神经网络CNN加速器IP设计。参与7颗ASIC/SOC芯片的开发（量产3颗）。目前申请了3篇国家发明专利。