获取试听课程和课程大纲加微信咨询尤老师。
-咨询电话: 15921999232 同微信
每周直播公开课请QQ加群
更多 课程请关注公众号 威三教育
近期开课时间和地点：
- 2017年6月3-4日– 上海 / Xilinx 上海培训教室
- 课程费用: 每人4个TCs 或 ￥2400.00
- 特别优惠:
1. 前5名报名者可享受每人1999元的优惠价
2. 同一公司2人参加，可享受第2人1999元的优惠
课程背景
PCIE>P是高速数据采集的关键技术应用，目前在大数据分析加速，云端数据中心，视频采集等领域广泛应用
上海培训学院新加入《红外成像传感器矫正以红外图像增强》新课！
咨询的同学点击右侧老师的qq进行咨询！获取课程大纲等资料！
或者微信咨询15921999232
| 获得技能 | 1、掌握Verilog HDL的高级编码知识 2、掌握FPGA系统设计的几大原则法 3、掌握并能灵活运用FPGA操作的几大技巧 4、掌握常用IP模块的使用 |
| 课程大纲 | |
| Verilog HDL高级编码； Modelsim、Debussy仿真工具及Synplify pro综合工具的使用技巧； 建立HDL设计与电路实体间的对应关系； Verilog HDL实现复杂逻辑设计及构建testbench的方法及技巧； 针对FPGA器件的代码优化方案； | |
| FPGA设计原则(面积与速度平衡互换原则、硬件可实现原则、同步设计原则等； FPGA的四种操作技巧(乒乓操作、串并转换、流水线操作及数据同步等； | |
| 时序理论基本模型； 时序理论基本参数； 如何解决时序中的问题：关键路径的处理； 跨时钟域的处理：异步电路同步化； 亚稳态的出现及解决方法； 利用QuarutsII提供的时序分析工具进行系统时序分析； 时序分析中不同参数设置情况下时序约束结果的异同比较； | |
| 单/双口RAM、DPRAM工作时序及其使用； FIFO工作时序及其使用； ROM工作时序及其使用； 锁相环及串行收发器工作原理及其使用； 对比手工编写代码与利用IP快速进行设计的异同； | |
| 常系数复杂FIR滤波器的设计; 使用基于IP核的设计方法和流程，针对速度、面积、和功耗的优化; 使用EDA工具针对各个综合阶段的设计技巧，分析和验证设计实例，综合各种设计手段、分析方法、优化和验证方法; | |
| 基本实验 | 丰富的设计实验 |
